Chap4 数字集成电路 ¶

集成门电路 ¶

集成门电路的类型 ¶

门电路是数字电路的基本逻辑单元

集成门电路有双极型和 MOS 型，最常用的是 TTL 和 CMOS 集成门电路

TTL 门电路是晶体管 - 晶体管逻辑门电路的简称

CMOS 门电路是互补 MOS 门电路的简称

TTL 与非门、三态门和 CMOS 或非门电路 ¶

三态门有三种状态：高阻态、低电平和高电平

组合逻辑电路 ¶

组合逻辑电路

当输入变量取任意一组确定的值以后，输出变量的状态就唯一地确定，这类电路称为组合逻辑电路

组合逻辑电路的分析和设计方法 ¶

加法器 ¶

半加器

两个 1 位二进制数相加，如不考虑低位来的进位，称为半加器

无法显示

全加器

两个 1 位二进制数相加，若考虑低位来的进位，称为全加器

无法显示

编码器、译码器及数字显示 ¶

集成触发器 ¶

时序逻辑电路：输出不仅与当前时刻的输入状态有关，而且与电路原来的状态有关

集成触发器是组成时序逻辑电路的基本部件

基本 RS 触发器 ¶

同步 RS 触发器 ¶

同步信号是一种脉冲信号，通常称为时钟脉冲（Clock Pulse, CP）

具有时钟脉冲的触发器称为同步触发器

D 锁存器和正边沿触发的 D 触发器 ¶

D 锁存器的特征方程为

\[Q^{n+1}=D\]

边沿触发是指触发器的次态仅由时钟脉冲的上升沿或下降沿来到时的输入信号决定

负边沿触发的 JK 触发器 ¶

\[Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n\]

如果把触发器的 J、K 端连在一起，则称为 T 触发器，特性方程为

\[Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n\]

时序逻辑电路 ¶

时序逻辑电路根据时钟脉冲加入方式的不同，分为同步时序逻辑电路和异步时序逻辑电路

时序逻辑电路的分析方法 ¶

分析方法

分析电路的组成
写出组合逻辑电路对外输出的逻辑表达式，称为输出方程
写出各个触发器输入端的逻辑函数表达式，称为驱动方程
把各个触发器的驱动方程代入触发器的特性方程，得出各触发器的状态方程
根据状态方程和输出方程，列出逻辑状态转换表，画出波形图，确定时序电路的状态变化规律和逻辑功能

计数循环中出现的状态称为有效状态，计数循环中不出现的状态称为无效状态

在任何初始状态下都能在时钟脉冲作用下使电路自动回到某一个有效状态，则称该电路能自启动

Chap4 数字集成电路 ¶

集成门电路 ¶

集成门电路的类型 ¶

TTL 与非门、三态门和 CMOS 或非门电路 ¶

组合逻辑电路 ¶

组合逻辑电路的分析和设计方法 ¶

加法器 ¶

编码器、译码器及数字显示 ¶

集成触发器 ¶

基本 RS 触发器 ¶

同步 RS 触发器 ¶

D 锁存器和正边沿触发的 D 触发器 ¶

负边沿触发的 JK 触发器 ¶

时序逻辑电路 ¶

时序逻辑电路的分析方法 ¶

寄存器 ¶

计数器 ¶

半导体存储器 ¶

只读存储器 ¶

随机存取存储器 ¶

可编程逻辑器件 ¶

可编程只读存储器 ¶

可编程逻辑阵列 ¶

通用阵列逻辑 ¶

现场可编程门阵列 ¶

应用举例 ¶

9 位数字密码锁电路 ¶

带数字显示的七路抢答器 ¶